| 论文编号: | 172511O120100121 |
| 第一作者所在部门: | 一室一组 |
| 论文题目: | 130nm PDSOI DTMOS体延迟研究 |
| 论文题目英文: | |
| 作者: | 毕津顺 |
| 论文出处: | EI收录 |
| 刊物名称: | 半导体技术 |
| 年: | 2010 |
| 卷: | |
| 期: | |
| 页: | |
| 联系作者: | |
| 收录类别: | |
| 影响因子: | 0.284 |
| 摘要: | 研究了基于IBM 8RF130 nm工艺部分耗尽绝缘体上Si（PDSOI），动态阈值晶体管（DTMOS）体电阻、体电容以及体电阻和体电容乘积（体延迟）随Si膜厚度和器件宽度的变化。结果表明，Si膜厚度从200nm减小到80nm，体延迟增加将近两个数量级。器件宽度增加使得体电阻和体电容都明显增大，DTMOS电路延迟也因此指数递增。推导出了PDSOI DTMOS的延迟模型，为SOI DTMOS器件设计提供了参考。 |
| 英文摘要: | |
| 外单位作者单位: | |
| 备注: | |
科研产出